![]()
【做测试 找华算】专注测试分析服务、自有球差电镜机时、全球同步辐射资源，10000+单位服务案例！
经费预存选华算，高至15%预存增值！
二维（2D）半导体在各个领域都有着广泛的应用，例如在电子器件领域，2D半导体可以作为原子薄通道来构建晶体管，提供对短通道效应的高效性。然而，目前市场上的许多2D半导体材料都存在着某些缺点，无法完全满足不同应用领域的实际需求。尤其是对于一些有前景但结构不稳定的2D材料，如黑磷（BP）和砷化锗（GeAs），其单层材料制备过程中存在着与金属形成高质量接触的挑战，这限制了它们在电子器件中的应用。针对当前2D半导体技术存在的不足，比如制备单层晶体管时金属接触的困难，湖南大学刘渊教授和武汉大学何军教授等人提出了一种新的解决方案——利用范德华剥离技术制备具有三维凸起接触的单层2D晶体管。具体而言，他们通过将平坦金属层层叠在多层2D通道的顶部，当剥离金属时，顶层2D层可以被移除，从而形成具有三维凸起接触的单层2D晶体管。这种方法能够解决金属接触过程中对不稳定单层材料的损伤问题，同时保持底部2D通道的固有性质，使得制备过程更加可控、精确。相关成果发题为“Monolayer black phosphorus and germanium arsenide transistors via van der Waals channel thinning”在Nature Electronics顶刊上。为了解决制造单层2D晶体管时金属接触的难题，作者进行了BP的vdW剥离制备工艺的研究，如图1所示。首先，在官能化SiO2衬底上机械剥离多层BP片，得到多层BP薄片（见图1a和b）。然后，利用标准光刻技术预沉积Pt金属条带，并将其电子束蒸发到衬底上（见图1c和d）。接着，通过vdW集成技术将Pt条带物理层压在BP表面，实现了Pt与BP表面层的紧密接触（见图1e和f）。在器件退火后，Pt条带与BP表面层形成了良好的接触。最后，通过机械剥离Pt条带，实现了平均剥离最上层的单层BP，并且剩余层的本征性质得以保留（见图1g和h）。这一过程具有原子级精度，能够控制底层BP薄片的本征性质。值得注意的是，这种Pt vdW剥离过程可以重复多次，以达到所需的厚度，并且没有角度依赖性，如图1i所示。这项研究为制造单层2D晶体管提供了一种新的制备方法，解决了金属接触的困难，并实现了底层材料的本征性质的保留，具有重要的实用价值。图2是各种二维（2D）半导体的同质结和同质超晶格的制备。通过多周期逐层剥离，研究者成功地构建了具有明显带状排列的横向黑磷（BP）同质结（图2a-d）。通过vdW剥离一个BP层，可以实现N层和（N-1）层混合的N/(N-1)/N同质结。根据理论分析，较厚的BP区域具有较小的带隙，因此可以根据BP厚度相关的能带结构和费米能级设计能带对齐来构建面内BP结。在设计位置对BP薄片进行多次vdW剥离，可以制备更复杂的同质结，其能带排列呈现设计的交错结构。图2e和f展示了BP同质超晶格阵列的光学图像和原子力显微镜（AFM）测量结果。这种逐层干法剥离工艺不仅局限于BP，而且可以很好地扩展到其他不稳定的2D半导体，如GeAs、InSe和GaSe（图2g-i）。研究者在GeAs、InSe和GaSe上剥离了不同形状、周期和间距的结构阵列。对于制造的所有Pt结构，只要Pt与底层BP物理接触，单层BP总是可以剥离的。通过vdW剥离技术，研究者可以实现对2D材料厚度的精确控制，并构建复杂的器件结构。图3展示了逐层沟道减薄的黑磷（BP）晶体管的原位电学测量结果。作者通过使用50 nm的Ti-Au电极和300 nm厚的SiO2背栅电介质，制备了多层BP晶体管。这些器件表现出典型的p型Ids-Vgs转移行为和线性Ids-Vds输出行为，但具有较大的关断电流和较低的开/关比（<100）。利用vdW剥离技术，研究者可以逐层剥离BP晶体管的沟道区域，然后直接测量其电学性能。剥离过程中，随着沟道厚度的减小，关断电流减小，开/关比逐渐增大。在剥离14层后，开/关比达到106，如图3c和d所示。此外，研究者总结了载流子迁移率、开/关比和沟道剥离周期之间的关系。随着沟道厚度的减小，开/关比逐渐增大，而载流子迁移率则随之减小。与以往的研究相比，本文方法使用了相同的2D薄片，因此可以保持接触情况的一致性，为对2D晶体管性能进行更准确的研究提供了可能。图4展示了具有3D凸起接触的单层2D晶体管的制备过程和性能表征。通过多周期逐层剥离技术，研究者们成功制备了单层黑磷（BP）晶体管，并在沟道区域保持原子级精度的同时保持接触区域的多层结构（图4a和b）。光致发光（PL）光谱表征确认了沟道区域的单层特性（图4c）。单层BP晶体管显示出良好的电学性能，并具有p型转移特性和较高的载流子迁移率（图4d）。利用相同的技术，研究者们还成功制备了单层二砷化锗（GeAs）晶体管，该器件表现出p型开关行为和优异的开/关比（图4f）。通过原位电学测量，研究者们发现，单层BP器件的接触电阻远小于器件的总电阻，而单层GeAs晶体管显示出线性Ids-Vds曲线，表明接触区域的优异性能（图4e和f）。进一步的分析显示，单层BP晶体管的低载流子迁移率主要受到本征沟道性质的影响，而不是受到接触限制。理论分析和实验结果表明，BP的表现更像传统的共价块材半导体，而不是典型的vdW半导体（图4g）。作者通过多周期逐层剥离技术制备具有3D凸起接触的单层2D晶体管，并对其电学性能进行了详细表征，为进一步理解2D晶体管的性能提供了重要见解。本研究报道了一种van der Waals（vdW）剥离技术，用于制备具有3D凸起接触的单层二维（2D）晶体管。低能vdW力（金属与2D表面之间的作用力）确保只剥离最顶层的2D层，而不影响其内在性质，从而实现了具有原子级精度的可控剥离过程。利用这种技术，作者创建了具有不同2D半导体（如BP，GeAs，InSe和GaSe）的横向同质结和同质超晶格。此外，通过逐层vdW剥离多层BP通道，研究者观察到了电学传输的演变，验证了其带隙与开关比之间的关系。此外，该工作对其他不稳定的单层材料，如有机单层和钙钛矿单层，具有潜在的科学影响。Li, W., Tao, Q., Li, Z. et al. Monolayer black phosphorus and germanium arsenide transistors via van der Waals channel thinning. Nat Electron 7, 131–137 (2024). https://doi.org/10.1038/s41928-023-01087-8【高端测试 找华算】华算科技精于高端测试服务、10余年球差电镜拍摄经验、同步辐射三代光源全球机时，300多博士/博士后等高层次人才团队亲自检测，给你高标准的数据质量保证! 球差电镜、同步辐射、原位表征、DFT代算，已助力10000多研究成果顺利在Nature、Science、JACS、Angew、EES、AM、AEM、AFM等国际顶级期刊发表，专业靠谱好评如潮！